我校研究生导师团队研究成果入选两大国际顶级会议 ISCA、DAC！
近日，南京邮电大学集成电路科学与工程学院（产教融合学院）张吉良教授团队在高水平论文发表方面取得重大突破，研究成果被芯片体系架构领域顶会ISCA、集成电路设计自动化领域顶会DAC录用。至此，学院实现了以南京邮电大学为第一单位，在器件领域顶会IEDM、设计领域顶会ISSCC、架构领域顶会ISCA、EDA领域顶会DAC的全面突破，成为江苏省唯一、国内少有的集成电路学科顶会全覆盖的集成电路学院。这标志着学校在集成电路学科原始创新方面实现跃升！
芯片架构顶会ISCA2026：点云加速器
点云神经网络（PCN）主要包含两个步骤，特征图收集与特征计算，当前大多数点云加速器侧重于开发专用的特征图收集单元，并采用NPU执行特征计算。由于点云神经网络中特征图之间存在大量的重复点，导致当前点云加速器的NPU工作负载中存在大量重复访存和计算。
该研究借鉴图神经网络（GCN）加速器设计中跨特征图数据复用的思想，提出一种软硬件协同设计方法开发点云网络的空间局部性。软件上提出“岛屿化步骤”，硬件上设计“岛屿化单元”并自然集成到现有的点云加速器中。
图：岛屿化单元功能事例，在特征图收集单元之后，通过卷积结果复用为和特征计算单元规避重复的访存和计算。
L-PCN的核心贡献在于特征图收集与特征计算之间插入了岛屿化步骤。该步骤包含两项技术：一是基于八叉树的岛屿化（Octree-based Islandization）：在空间上，通过基于八叉树的临界搜索，将邻近的特征图聚类为岛屿（Island）。二是基于枢纽的调度（Hub-based Scheduling）：在时间上，规定岛屿内部的调度顺序，并利用缓存机制实现跨特征图的数据重用，从而规避重复点带来的冗余访存与计算。
实验结果显示，在软件层面，岛屿化步骤可为点云模型带来最高93.8%的访存降低和最高80.6%的计算降低。在硬件层面，将岛屿化单元集成到现有点云专用架构中，可额外提供最高3.2倍的加速。此外，在速度与精度保留方面均优于现有的点云特征计算优化方法。
论文《L-PCN: A Point Cloud Accelerator Exploiting Spatial Locality through Octree-based Islandization》被第53届ISCA 2026直接录用，直接录用率仅为13.7%。集成电路科学与工程学院（产教融合学院）高一鸣博士为第一作者、张吉良教授为通讯作者，合作者包括计算机学院尹捷明教授、佛罗里达大学Herman Lam教授等。这是南京邮电大学首次在体系架构领域顶级会议上发表研究成果，也是江苏省首篇以第一单位发表的ISCA论文。
ISCA（国际计算机体系结构研讨会）是计算机体系结构领域公认顶级、历史最悠久、影响力最广的旗舰会议。由ACM SIGARCH和IEEE TCCA联合举办，被誉为体系结构领域的“奥斯卡”。全球顶尖的科研机构和谷歌、英特尔、英伟达等高科技企业历来高度重视，芯片架构领域的许多创新性应用，都源于该会议的论文的研究成果。
EDA领域顶会DAC：AI架构助力后量子密码加速
后量子密码（PQC）中的LPN（Learning Parity with Noise）因结构简洁、安全性强，被视为构建高效密码系统的理想基元。然而，现有LPN加速器多聚焦于局部计算优化，忽视了整体执行流程与数据传输瓶颈，导致硬件利用率和系统吞吐量受限。与此同时，AI加速器凭借其异构架构与高效数据流管理，展现出强大的计算潜力。
受AI加速器架构启发，该研究首次提出面向FPGA的LPN硬件加速架构——LHPA。该架构采用异构计算引擎、层次化XOR归约树与流式执行机制，全面优化LPN的多阶段计算与数据传输。针对LPN中多传输、单比特的数据特征，LHPA还设计了合并访问处理器与阶段级调度策略，显著缓解了访存瓶颈。
研究有多项核心创新点。一是首个AI启发的LPN加速架构，融合AI加速器设计理念与LPN领域特性，实现计算、访存与调度的协同优化。二是异构可配置计算引擎，针对LPN不同阶段定制XOR、AND与内积加速单元，支持大规模并行计算。三是合并访问处理器，聚合多组单比特数据流，将片外传输效率提升51.16%。四是带宽导向性能模型，自动匹配不同安全参数集下的最优硬件并行度，增强架构适应性。
实验结果显示，在Zynq UltraScale+ FPGA上，LHPA相比现有最先进的LPN加速器（PIM-LPN）实现了52.80倍的性能提升；相比主流PQC加速器（BIKE、HQC、Kyber），提升幅度达36.69倍至247.35倍。硬件平均利用率高达90.71%，访存效率最高提升47.25%。LHPA是首个在FPGA上实现高效、可配置、高吞吐LPN加速的AI启发架构，为后量子密码硬件设计开辟了新路径。
图：LHPA整体架构
论文《Leveraging AI-Inspired Hardware Architecture to Enhance LPN Acceleration in Post-Quantum Cryptography》被第63届DAC 2026录用，录用率为22.3%。集成电路科学与工程学院（产教融合学院）高迎雪副教授为第一作者，张吉良教授为通讯作者。
Design Automation Conference (DAC）全称为设计自动化会议，是全球电子设计自动化（EDA）与芯片系统领域的顶级学术会议，被誉为EDA界的“奥斯卡”，于1964年由ACM与IEEE联合主办，目前已成功举办61届。其每年提供300多场技术演讲，是EDA领域规模宏大、影响深远、历史悠久的顶级会议。会议覆盖EDA工具开发、AI/ML芯片设计、硬件安全等热点方向，论文录用率长期低于25%，是EDA领域唯一被中国计算机学会（CCF）列为A类的会议。
此次论文同时被ISCA和DAC两大顶会录用，得益于集成电路学院在器件、设计、架构和EDA领域的精准布局。这不仅是南邮集成电路学院高水平师资引进成效和科研能力的集中体现，也是学校长期以来坚持“信息材料、信息器件、信息系统、信息网络、信息应用”五位一体学科发展战略的重要成果。学校将以此次突破为新起点，继续聚焦集成电路领域“卡脖子”技术难题，深化产教融合，强化有组织科研，力争在更多前沿方向实现原创性引领性突破，为我国集成电路产业自主可控发展和拔尖创新人才培养贡献更多南邮力量。
（撰稿：高一鸣、高迎雪、王海华 初审：张吉良 编辑：张丽阳 审核：徐欣）
